

Doc.Ing. Ivan Flander, CSc.

Ústav technickej kybernetiky SAV, Bratislava

MULTIPROCESSORI A PARALELISME POČÍTAČOVÉ SYSTÉMY

1. Úvod

Rýchly rozvoj polovodičovej technológie dáva k dispozícii veľkoplošné integrované logické obvody LSI, ktoré majú priamy vplyv na ďalší vývoj počítačového priemyslu. Štovky integrovaných obvodov v konvenčných počítačoch sa nahradzujú niekoľkými púzdrami LSI, čím sa podstatne znižuje cena základnej jednotky počítačov. Procesor realizovaný pomocou LSI dáva vyššiu pre-vádzkovú spoločnosť, keďže počet prepajov na deske plošných spojov a v konektorech je podstatne menší. Použitie lehčejších unipolárnych obvodov MOS/LSI v počítačoch bolo spočiatku čias-točne obmedzené pre ich nižšiu rýchlosť. V súčasnosti sú už k dispozícii zdokonalené technológie LSI, pomocou ktorých možno realizovať 16-bitové procesory, pracujúce s rýchlosťami zodpovedajúcimi rýchlosťiam procesorov postavených na konvenčných bipolárnych integrovaných obvodoch. Je preto prirodzené, že prichod procesorov LSI si vynutil zmeny v základnej koncepcii počítačových systémov.

Neboli te však len fyzikálno-technologické príčiny, ktoré viedli k vývoju nových architektúr počítačov štvrtej generácie. Zvyšovanie operačnej rýchlosťi počítačových systémov nad určitú hranicu fyzikálnym a technickým prostriedkom, t. j. zvyšovaním rýchlosťi elektronických obvodov, ďalej nie je možné. Desiatinutá operačná rýchlosť je zhora ohriadená maximálnou rýchlosťou šírenia sa elektrických impulzov v obvodech pevnnej fázy.

Programová priepustnosť konvenčných počítačových systémov je ďalej ohriadená rýchlosťou operačného systému, ktorý riadi multiprogramovú činnosť počítačového systému centralizovaným spôsobom. Podiel času spracovávania operačným systémom pri možnosti spracúvaných programov je taký veľký, že jeho použitie sa stáva neekonomické. Okrem toho konvenčné počítačové systémy nie sú schopné realizovať vyhľadávanie v zosnecoch, ktorých prvky sa

rýchlosť menia v reálnom čase; v jednom časovom okamihu môžu vykonávať len jednu aritmetickú resp. logickú operáciu; pre zápis a výber z pamäti používajú slovné adresovanie, ktoré je relativne pomalej ako

Problémy súčasnej vedy a techniky vyžadujú realizáciu rozsiahlych výpočtov, ako napr.: riešenie složitých lineárnych a nelineárnych systémov algebraických, obyčajných a parciálnych diferenciálnych rovnic s výčleom s meniacimi sa parametrami, počítačmi a okrajovými podmienkami (rovnice pre predpoveď počasia v meteorológií, pri spracovaní seismických údajov v geofyzike, geológii a pod.); spektrálna analýza pomocou rýchloj Fourierovej transformácie; problémy rozpoznavania obrázkov a údajov inteligencie; výpočet konvolučných integrálov; invertia matic veľkých rozmerov; použitie stochastických metód Monte Carlo a pod. Šísky tohto druhu vytádajú na počítače, ktorých rýchlosť je 100-ak 300-krát vyššia než rýchlosť konvenčných počítačov.

Napriek tomu počítačové systémy určené na riadenie procesov v reálnom čase musia okrem rýchlosťi splňať aj požiadavky vysokej spôsobilosti resp. praktickej prevádzkovej bezporuchovosti a ľahkej udržateľnosti. Toto opäť nemôžeme dosiahnuť pomocou konvenčných počítačov tretej generácie, ktorých stredná doba medzi poruchami je v rozsahu 1000 až 10 000 hodín.

Kedže rýchlosť a spôsobilosť konvenčných počítačov je obmedzená, splnenie týchto požiadaviek možno dosiahnuť len systémovým riešením, ktoré je založené na využíti principov parallelizmu.

Z uvedeného vyplýva, že architektúry počítačových systémov 4. generácie musia sledovať dosiahnutie dvoch hlavných cieľov:

(a) Dosiahnutie maximálnej operačnej rýchlosťi a programovej prispustnosti, v prípade počítačov určených na hromadné spracovanie údajov a vedecko-technické výpočty.

(b) Dosiahnutie vysokej spôsobilosti a prevádzkovej pohodlosti, t. j. praktickej bezporuchovosti a ľahkej udržateľnosti, pri záchovaní požiadavky vysokej operačnej rýchlosťi, v prípade počítačov určených na priame riadenie procesov v reálnom čase.

2. Klasifikácia architektúr procesorov

Počítačové systémy možno rozdeliť podľa typov použitých aritmetických a logických procesorov, do štyroch hlavných kategórii:

(a) Sériový procesor s jedným tokom inštrukcií a jedným tokom údajov - SISD (Single Instruction-Single Data).

(b) Zretežený (pipeline) procesor alebo procesor s viacnásobným tokom inštrukcií a jedným tokom údajov - MISD (Multiple Instruction-Single Data).

(c) Maticový procesor s jedným tokom inštrukcií a mnohonásobným tokom údajov - SIMD (Single Instruction-Multiple Data), ktorý zahrňuje maticové, asociatívne maticové a ortogonálne procesory.

(d) Multiprocesor alebo procesor s mnohonásobným tokom inštrukcií a mnohonásobným tokom údajov - MIMD (Multiple Instruction-Multiple Data).

2.1. Sériový procesor

Činnosť procesora SISD (obr.1a) je zhodná s konvenčným jednoadresným monoprocesorom P1 s jedným inštrukčným prúdom, ktorý zodpovedá fundamentálnej štruktúre J. von Neumanna [1]. Procesor postupne prináša inštrukcie z operačnej pamäti, dekóduje ich do hlavných tried a vykonáva ich. Inštrukčný prúd pre N-inštrukčný program možno formálne vyjadriť postupnosťou dvojic operačných kódov a adres:

$$\text{prúd} = \left\{ \phi \cdot A \right\}_{i=1}^N \quad (1)$$

kde A- je adresa bunky pamäti,

ϕ - je operačný kód inštrukcií.

V prípade dvojadresného procesora P2, každé inštrukčné slovo obsahuje adresy dvoch operandov. N-inštrukčný prúd pre P2 možno napísat v tvare

$$\text{prúd} = \left\{ \begin{array}{l} \phi, A_1, A_2 \\ \end{array} \right\}_{i=1}^N \quad (2)$$

kde ϕ je operačný kód, A_1 a A_2 sú adresy.

2.2. Zretežený procesor

Zretežený procesor sme charakterizovali ako procesor (MISD) (obr.1b), pracujúci na princípe zreteženia. Zreteženie (pipeling) je metóda vloženia parallelizmu do počítačového systému tým, že sa tento realizuje v tvare reťazca (pipeline), ktorý je konfigu- rácioiu nezávislých autonómnych jednotiek. Každá autonómna jednot- ka je určená na vykonávanie určitej subfunkcie v režime vzájom- ného prekrývania sa. Autonómna jednotka alebo segment reťazca sa nazýva segment zreteženia. Blisková schéma všeobecného zreteženia je uvedená na obr. 2. Zreteženie tvorí segmenty A, B, C, D spo- jené sériovo. V pravidelných časových intervaloch výstup jedného segmentu sa presúva do nasledujúceho. Do segmentu A v každom ča- soveom cykle vstupuje nový operand a segment D dáva výstup počas každého časového cyklu. Operandy prechádzajú zretežením podobne ako vode potrubím, odtiaľ názov "pipeline". V architektúre počíta- čov zreteženie, ktoré sme definovali ako prekrývanie súčasnej pre- biehajúcich operácií, možno efektívne využiť na rôznych úrovniach:

Zreteženie na úrovni hradieb sa využíva napr. pri konštrukcii procesorovej jednotky na spracovanie inštrukcií (JSI). Jednotku JSI možno rozložiť na funkčné segmenty, ako prinesenie inštrukcie, dekódovanie inštrukcie, generovanie adresy, prinesenie operandu atď. Počas každého taktu inštrukcia prejde jedným segmentom, takže po vstupe prúdu inštrukcií do tohto zreteženia, na výstupe sa zač- nú vydávať inštrukcie v každom takte. V každom hodinovom takte mô- že do zreteženého procesora vstúpiť nová dvojica operandov a všet- ky operandy, ktoré sa už v ňom nachádzajú, posúvajú sa o jeden stu- pen (segment) k výstupu. Tento typ zreteženia možno využiť aj v operačnej pamäti, čím sa dostane tzv. zretežená pamäť. Podobne sa používa zretežená pamäťová zbernice pre postupné prenosy údajov počas jedného pamäťového cyklu.

Dalšia úroveň aplikácie zretazenia je podsystémová úroveň, kde typickými príkladmi sú zretazené aritmetické jednotky. Zretazené funkcie ADD, MUL, DIV a SQRT sa nachádzajú v mnohých súčasných, aj nie typicky zretazených počítačových štruktúrach. Na obr. 3 je zobrazená konceptcia operácie DIV metódou zretazenia, pričom ako D_i sa iteratívne blíži k 1, E_i sa blíži podielu N/D. Prítom charakteristickým znakom zretazeného systému je jeho rekonfigurovateľnosť. Systém môže byť nerekonfigurovateľný, ako napr. IBM 360/91, alebo dynamicky rekonfigurovateľný. Obr. 4 ukazuje príklad opakovanej rekonfigurovateľnej sústavy zretazenia ako je realizovaný v TI-ASC [3]. Tvorí ho štyri identické aritmetické jednotky (AJ), pričom každá obsahuje 8 segmentov. Všetky AJ môžu vykonávať tú istú operáciu. Z časových segmentov každej AJ v určitej čase sa môžu štyri segmenty rekonfigurovať do zretazenia pre násobenie v pevnnej rádovej čierke, zatiaľ čo v inom čase ďalej z nich môžu tvoriť zretazenie pre dčitanie v pohyblivej rádovej čierke. Konfigurácia zretazenia však všeobecne nemusí byť lineárna, ale môžu byť dvoj- a viac-rozmerné.

Segmenty zretazenia môžu byť nieslo na úrovni technických prostriedkov, ale zretazenie môže tvoriť technicko-programový komplex ľahveľnej zložitosti. Tento typ zretazenia tvorí najvyššiu systémovú úroveň (obr. 5). Táto trieda zretazenia zahrňuje aj špecializované počítačové siete a rôzne typy spoločlivostných sústémov. Resprecovanie rôznych zretazených sústémov s odporúčajúcimi kombináciami uvedených charakteristik predstavuje významný pekrek v architektúre počítačových sústémov. Zovšeobecnená konceptcia zretazenia zahrňuje tak konvenčné paralelné sproccovanie, ako aj zretazenie, ako podmožiny. Toto zovšeobecnené zretazenie umožňuje využívať zdroje, ktoré pri konvenčnom riešení pracovali na prázdro. V prípade dynamického mnohorozmerného zretazenia zdroje možno počas výpočtu rekonfigurovať do potrebných zretazení, čo má za následok zvýšenie ich využitia. Zlepšenie spoločlivosti je ďalší prínos zovšeobecneného zretazenia. Rekonfigurovateľnosť a opakovateľnosť segmentov (subsystemov, sústémov) v zovšeobecneneom zretazení dáva dobrý základ pre včlenenie riadenej degradácie

systému, diagnostiky porúch a obnovenia po poruche. Zreteľaný procesor resp. zreteľaná pamäť vyžadujú menej technických prostriedkov než napr. maticevé procesory, protože tieto sú opäťovne použité pri každom hodinovom takte. To znamená, že zreteľaný procesor zamestnáva menej technických prostriedkov na väčší čas. Toto potvrdzuje výhody zreteľania v architektúre počítačov vyšších generácií. Niektorí výrobcovia v tomto zmysle dávajú k dispozícii niekoľkobitové (2-, 4-bitové) rezy mikroprocesorov LSI (napr. INTEL 3000, AM 2900 a pod.), z ktorých možno vytvárať procesory lubovoľnej šírky toku údajov (8-, 16-, 32-, resp. 64-bitov) viaďnásobným použitím základných bitových rezov. Naproti tomu však zreteľané procesory vyžadujú rýchlejšie obvody, aby boli schopné prečítať v režime multiplexného rozdeľovania času. Princíp zreteľaných procesorov a pamäti sa využíva v počítačoch CDC STAR-100 (1971) [2], Texas Instruments ASC (1972) [3], IBM 360/195 (1970) a pod. Projekt počítača CDC STAR-100 (String and ARay data) bol priamo ovplyvnený Iversonovým programovacím jazykom APL (A Programming Language) [4]. Rýchlosť procesora je cca 50 mil. operácií za sekundu so šírkou toku operandov 32 bitov. Významný je spôsob riešenia súmlantaného pracujúceho distribuovaného operačného systému, ktorý môže byť perspektívny aj pre iné počítačové systémy.

2.3. Maticevý procesor

Maticevý procesor patrí do kategórie procesorov SIMD (obr.1c) a možno ho definovať ako množinu vzájomne prepojených relativne jednoduchých elementárnych výpočtových prvkov (EVP), v podstate sériových procesorov, z ktorých každý má vlastnú pamäť a riadiaca jednotku. (Obr. 6). Riadiaca jednotka maticevého procesora ovláda vstupno-výstupné operácie elementárnych procesorov EVP, prenos údajov medzi jednotlivými EVP, posuvy atď. a môže zabezpečovať spracovanie podstatného počtu sériových blokov z prúdu inštrukcií, vrátane maskovania činnosti EVP a ochrany pamäti.

Maticový procesor všeobecne pracuje nad slovami alebo slabikami. Paralelne prijima bloky slov, operáciu zadanú inštrukciou vykoná súčasne nad všetkými slovami. Maticový procesor nie je preto vhodný pre bitové manipulácie. Tieto sa musia vykonávať nepriamo pomocou maskovania alebo logických operácií. Spracovanie po slovách umožňuje vysokú rýchlosť aritmetických operácií. Maticový procesor je výhodný pre výpočty lineárnej algebry. Ak napr. maticový procesor obsahuje N procesorov PE (pričom $N = 2^n$), pamäťanie matice $N \times N$ po stĺpcoch sa uskutočňuje tak, že do pamäti každého PE sa uloží jeden riadok matice a jedno čítanie z pamäti prenesie jeden stĺpec do vektora aritmetických jednotiek FE. V lineárnej algebre sú okrem toho potrebné všeobecné posuvy, umožňujúce presuny údajov z jedného riadku resp. stĺpca matice do druhého. Napr. sčítanie dvoch stĺpcov matice $N \times N$ vyžaduje posuvy o N miest:

$$\begin{array}{ccccccc}
 a_{11}, & a_{12}, & a_{13}, & \cdots & & a_{1N} \\
 | & | & | & & & | \\
 a_{21}, & a_{22}, & a_{23}, & \cdots & & a_{2N} \\
 | & | & | & & & | \\
 a_{31}, & a_{32}, & a_{33}, & \cdots & & a_{3N} \\
 | & | & | & & & | \\
 \vdots & \vdots & \vdots & & & \vdots \\
 | & | & | & & & | \\
 a_{N1}, & a_{N2}, & a_{N3}, & \cdots & & a_{NN} \\
 | & | & | & & & | \\
 \overline{A}_2 & + & \overline{A}_3 & \longrightarrow & & \overline{A}_N
 \end{array}$$

Dalšou prednosťou maticového procesora je zjednodušenie programovania tým, že obsahuje skalárne a vektorové inštrukcie. Jednu inštrukciu možno vykonať operácie nad celým vektorom údajov. Prvky matice môžu byť uložené v ľubočinných bunkach pamäti. Okrem fyzických obmedzení rozsahom pamäti neexistujú ďialne logické obmedzenia. Toto je veľmi výhodné z hľadiska úspory pamäťových miest pri použití prekladačov vyšších jazykov (PORTRAN, ALGOL a pod.).

Známym predstaviteľom maticových procesorov je počítač ILLIAC IV. Jeho pôvodná štruktúra je známa pod názvom Solomonov počítač [5] a bola navrhnutá pre 256 elementárnych procesorov PE. Na obr. 7 je ukázany jeden doteraz realizovaný kvadrant maticového procesora ILLIAC IV, ktorý sa skladá zo 64 procesorov PE [6]. Každý procesor obsahuje približne 10^4 rýchlych hradieb a má výkon samostatného počítača. Všetky PE sú riadené spoločným centrálnym riadiacim elementom, v dôsledku čeho všetky vykonávajú tú istú operáciu súčasne. Jeden kvadrant počítača môže vykonáť vyše 240 miliónov operácií sčítania za sekundu.

Okrém základného typu maticového procesora existujú ešte jeho modifikácie a to:

- maticový procesor s asociatívou pamäťou
- asociatívna pamäť s dodatočnou logikou v každom bite na vykonávanie aritmetických a logických operácií.

Vzhľadom na relativne vysokú cenu asociatívnych pamäti uvedené modifikácie sa používajú len v špeciálne odôvodnených prípadoch.

Samostatné kategórie maticových procesorov tvoria

- asociatívny maticový procesor
- ortogonálny maticový procesor
- zreteľaný maticový procesor

Kedže niektoré z týchto procesorov majú principiálny význam, zmienime sa o nich podrobnejšie.

2.4. Asociatívny maticový procesor

Asociatívny maticový procesor je maticový procesor používajúci asociatívnu pamäť, ktorej každá bunka obsahuje elementárny procesor PE (obr. 8) a pracuje s bitovými rezmi šírky 1 až 16 bitov, na rozdiel od maticového procesora, ktorý je slovne orientovaný. Podobne ako pri maticových procesoroch, počet elementárnych procesorov PE je zvyčajne mocninou 2. Z ekonomických dôvodov sa najčastejšie používajú PE s 1-bitovými rezmi, tzn., že PE obsahujú 1-bitové aritmetické a logické jednotky s 1-bitovou pamäťou na riadenie a pamäťanie medzi rádových prenosov. Vlastná pamäť sa používa len pre operandy a výsledky operácií. Z týchto veľmi jednoduchých

PE možno vytvoriť zložitejšie štruktúry až do šírky taku aritmetickej jednotky 64 bitov. Na zvýšenie rýchlosťi sa používa zreteženie pamäti a zreteženie operácií analogicky ako v zreteženom procesore. Na jeden slovný cyklus môže pripadat napr. 16 hodinových taktov, počas ktorých sa sériovo vykonávajú elementárne aritmetické a logické operácie nad jednotlivými bitmi v 1-bitovej aritmetickej a logickej jednotke. Asociatívny maticový procesor si zachováva všetky vlastnosti maticového procesora a rozširuje ich o využitie asociatívnej pamäti pracujúcej s adresným výberom (adresovanie obsahom), ktorá spadá do kategórie paralelných pamäti. Trieda maticových procesorov s asociatívnymi pamäťovými bunkami je vhodná na pamätanie a výber ^{údajov} vod veľkých informačných systémoch. Každá bunka pamäti obsahuje jedno pamäťové slovo konštantnej dĺžky W . Všetky bunky prijímajú súčasne hľadané slovo C a masku M , ktoré sa vysielajú prenosovým kanákom. Bunka pamäti sa považuje za vybranú ak je splnená podmienka vyjadrená v Iversonovom zápisu [4] vzťahom $I = \mathbb{I}/\Lambda (C = W) \vee M$.

V porovnaní s maticovým procesorom možno asociatívny maticový procesor charakterizovať takto: umožňuje adresovať pamäť až na úrovni bitov, dĺžka slova je libovoľná, počet elementárnych procesorov PE môže byť veľký, vďaka nízkej cene 1-bitových ALJ aritmeticko-logických jednotiek, vykonávanie operácií porovnania je podstatne rýchlejšie. Aritmetické jednotky jednotlivých buniek pamäti pracujú sice sériovo po bitoch, ale všetky bunky vykonávajú súčasne tú istú inštrukciu zadanú riadiacou jednotkou procesora. Napr. veľmi rýchly konvenčný počítač s cyklom pamäti 0,5 μ s, ktorý spracúva všetky bity slova paralelne, môže vytriediť a sčítať dve 24-bitové položky zoznamu a zapamätať ich súčet za cca 3 μ s. Asociatívny maticový procesor pracujúci sériovo potrebuje na tieto operácie 28 μ s. Ak však treba sčítať 3000 takých údajov, asociatívny procesor to vykoná opäť za 28 μ s, zatiaľ čo konvenčný počítač bude vyžadovať $3 \cdot 3000 = 9\ 000 \mu$ s.

Typickým predstaviteľom asociatívneho maticového procesora, ktorý bol sériovo realizovaný, je počítač STARAN IV firmy Goodyear Aerospace Corp. [7]. Skladá sa z n maticových modulov ($n \leq 32$).

Každý maticový modul obsahuje 256 elementárnych procesorov PE a asociatívnu pamäť 256 slov x 256 bitov (obr.9) realizovanú v prvých modeloch pomocou cylindrických tenkých magnetických vrstiev a neskôr pomocou velkoplošných integrovaných obvodov LSI. Jeho operačná rýchlosť je až 300 mil. oper./s. Asociatívny maticový procesor sa používa len v špeciálnych aplikáciách, kde je zaručená vysoká účinnosť využitia technických prístriedkov systému a kde v dôsledku vysokej rýchlosťi vstupných údajov v reálnom čase nemožné použiť iný typ počítačovej štruktúry. Najčastejšie býva hybridné spojenie asociatívneho maticového procesora vo funkcií vstupno-výstupného procesora s iným konvenčným resp. maticovým procesorom. Počítač STARAN IV sa využíva hlavne na frekvenciu analýzu pomocou rýchlej Fourierovej transformácie (FFT), na riadenie leteckej doprevy, pre rôzne druhy obranných systémov a pod. Počítač STARAN IV najčastejšie pracuje vo viacpočítacej konfigurácii s inými výkonnými počítačmi.

2.5. Ortogonálny maticový procesor

Ortogonálny maticový procesor predstavuje špeciálny prípad asociatívneho procesora. Okrem elementárnych procesorov PE na úrovni jednotlivých slov obsahuje sériový procesor, ktorý má prístup do ortogonálnej pamäti (obr. 10). Ortogonálna pamäť sa definuje ako pamäť s duálnym prístupom, t. j. s kombinovaným konvenčným slovným výberom a výberom po bitových rezach. Štrukturálne, ortogonálny procesor sa líši od štandardného maticového procesora (obr. 1c) tým, že má "Princetonskú" štruktúru, t. j. pamäť pre programy a údaje je spoločná, na rozdiel od "Harwarskej" štruktúry, kde sa používajú samostatné pamäti pre programy a pre údaje. Použitie spoločnej pamäti má viacero výhod:

(a) Zjednodušuje sa komplikovanie programov, lebo riadiaca jednotka má k dispozícii vlastnosť asociatívneho procesora,

(b) Môžu sa vykonávať súčasné operácie v sériovom procesore nad programami a paralelné operácie nad údajmi v množine procesorov PE. Keďže ortogonálny procesor umožňuje efektívnejšie kom-

pilovanie, je tento zvlášť výhodný pre vedecko-technické výpočty. Duálny prístup do pamäti umožňuje dávať rýchlosť k dispozícii výsledky testovania podmienok a tak zvýšiť účinnosť riadiacej jednotky, najmä pri spracúvaní programov s veľkým počtom operácií vetvenia. Tieto operácie normálnemu maticovému procesoru spôsobujú tažkosti a zvyčajne sa nahradzujú maskovaním.

Ortogonalny maticový procesor možno opäť využiť v kombinácii s iným veľkým maticovým procesorom vo funkcií výkonného vstupno-výstupného procesora. Ak počet elementárnych procesorov PE v oboch maticových procesoroch sa zvolí rovnaký, podstatne sa ušabčia problémy komunikácie. Prenos údajov z vonkajšieho prostredia do vstupno-výstupného procesora sa môže uskutočňovať konvenčne a z tohto procesora do matice asociatívnych pamäti po blokoch.

2.6. Zretezaný maticový procesor

Rozšírením principu zretezania (kap. 2.2.) na maticový procesor vznikne zretezaný maticový procesor. Skladá sa z matice procesorov, ktorá vďaka zretezaniu má menší rozsah technických prostriedkov s vyšším časovým využitím. Zretezané procesory napriek tomu vyžadujú rýchlejšie obvody a zložitejšie riadenie. Skutočnosť, že v zretezanom maticovom procesore riadiaca jednotka ovláda celý vektor resp. matice zretezencích procesorov, podiel riadenia prípadajúci na jeden procesor je menší. Pri použití bitových rezov o šírke n bitov a dĺžke slova N bitov, vlastný zretezaný procesor predstavuje len N/n -tu časť technických prostriedkov celého procesora. Zdalo by sa preto, že aj cena by mala byť primerane nižšia. Z hľadiska technológie výroby je však výhodnejšie vyrábať veľký počet kópií jedného modulu (prípad štandardného maticového procesora), než mnoho modulov rôzneho typu s tými istými prvkami. V dôsledku toho maticové procesory sú vo výrobe lacnejšie než zretezané procesory rovnakého výkonu technických prostriedkov. Zretezané maticové procesory neboli dsteraz vo výrobe opakovane realizované.

3. Centralizované procesorové komplexy

Okrem klasifikácie architektúry procesorov uvedenej v kap. 2, procesory možno ešte rozdeľovať podľa spôsobu ich rozloženia v priestore a to na centralizované a distribuované procesorové komplexy. Centralizované procesorové komplexy môžu tvoriť procesory MISD, SIMD a MIMD, ktoré pracujú na princípe zretečenia, maticových alebo multiprocesorových systémov. Distribuované viacpočítacové komplexy väčšinou pracujú spôsobom MIMD, sú súmou samostatných minipočítačov, ktoré majú lokálne a globálne riadenie, zabezpečované procesormi tejto súmežiny alebo procesormi vyšej kategórie [11].

Hoci sú tendencie v oblasti architektúry počítačových systémov (kap. 4), ktoré zdôvodňujú výhodnosť použitia distribuovaných viacpočítacových systémov (t. j. určitej sieti veľkého počtu minipočítačov) namiesto centralizovaných procesorových komplexov, dnes už je jasné, že pre rozsiahle vedecko-technické výpočty a špeciálne účely spracovania údajov v reálnom čase budú vždy potrebné centralizované procesorové komplexy s extrémne vysokou programovou priepustnosťou. Prikľudmi problémov, ktoré vyžadujú použitie centralizovaných procesorových komplexov sú napr.: rozsiahle maticové výpočty, spektrálna analýza použitím rýchnej Fourierovej transformácie, riešenie parciálnych diferenciálnych rovnic, aplikácie metód Monte Carlo, riešenie leteckej dopravy na základe sprcovanych signálov z rádiolokátorov, globálne protiraketová obrana, spracovanie seismických signálov pre potreby geofyziky a geologického prínosu, spracovanie a aktualizácia veľkých základních údajov pre dlhodobé predpovede počasia a pod.

Centralizované procesorové komplexy, ktoré sa vyrábajú sériovo, sú napr.: IBM System 360/195, Texas Instruments ASC, Goodyear STARAN IV a pod.

O vytvorení počítačových systémov s vysokým výkonom, patriacich do kategórie MIMD, uvažovalo sa už v minulosti, ale sa nemohli

výrobne realizovať pre nepostačujúcu technológiu. Išlo e určitý druh paraleлизmu vedúceho k vytvoreniu multiprocesorového počítača, ktorý je definovaný ako počítačový systém obsahujúci viac procesorov zdieľajúcich spoločnú prístupovú pamäť, pričom všetky procesory pracujú na jednej úlohe. Vytvorenie takéjto štruktúry je súčasťou najstaršou a najprisnejšou metódou na dosiahnutie paraleлизmu, používanej už pri počítačoch nižších generácií.

Fyzikálne rozdielny, ale štrukturálne podobný je systém centralizovanej počítačovej siete. Počítačovú sieť možno definovať ako množinu samostatných počítačov (najčastejšie mini-albo mikropočítačov), územne rozložených na jednom alebo viac miestach, z ktorých každý má lokálnu, i keď obmedzenú prístupovú pamäť, s možnosťou prístupu do spoločnej hromadnej druhostupňovej pamäti. Pri počítačovej sieti množina počítačov zvyčajne pracuje na rozdielnych úlobach, využívajúco tzv. prirodzený paraleлизmus riešeného problému. Podmienkou, aby počítačovú sieť bolo možné zaraďať do centralizovaných procesorových systémov je, aby počítače boli územne rozložené na jednom mieste.

Výhody centralizovanej počítačovej siete sú: (a) nízka cena systému v dôsledku použitia štandardne vyrábaných počítačov, (b) možnosť konštrukcie multiprogramového operačného systému vychádzajúceho z monoprocesorových operačných systémov použitých počítačov.

4. Distribuované počítačové systémy

Iná forma paraleлизmu môže vzniknúť prepojením viac počítačov medzi sebou a vytvorením tzv. počítačových sietí ako napr.: ARPA, MERIT, Tymnet, CYBERNET a ďal. [8, 9]. Počítačová sieť ARPA spojuje okolo 25 fyzicky vzdialenosťmi samostatných počítačov na univerzitách a výskumných inštitúciach. Používajú sa prenosy po vedeniach rýchlosťou 50 kbit/s. Na pamäťanie a prepínanie správ, ako i na pripojenie sieti k veľkým počítačom sa používajú minipočítače, ktoré sú prvkom siete. Táto štruktúra umožňuje vykonávanie mnohých funkcií centralizovaného multiprocesorového počítačového systému (napr. C.mmp-CMU -multi-mini-procesor [10] a ďalšie).

avšak nás je omezená na jednu fyzickú lokalitu. Naproti tomu, niektoré aplikácie distribuovaných počítačových systémov nie sú možné pre časové zamekrenia a obmedzení hľadu písma pri prenosoch medzi počítačmi sieti. Principiálne schéma štruktúry distribuovanej počítačovej siete je uvedené na obr. 11.

Význam prepojovania počítačov do sieti sa zvyšuje najm. v dôsledku rozdeľovania a tým aj lepšieho využívania zdrojov počítačových systémov. Tento problém je súčasťou obecným pri minipočítačoch, kde cena základného počítača je nízka a ceny druhostupňových pamäti pre súbory a základné údaje, ceny vstupno-výstupových zaříadení a iných koncových zaříadení sú relativne vysoké. Taktické řešenie určitých úloh na minipočítači je relativne drahé, ak vyžaduje použitie kruhových (diskových) pamäti a ďalších podporových činností ako: spracovanie súborov, tiel, kresobára, ďalej prekladanie programov z vyšších programovacích jazykov a realizova- nie výpočtov v polychlórej rámci a dvojdusobnej precasti.

Paralizovaná realizácia pomocou distribuovaných počítačových sietí dáva nasledujúce možnosti:

- (a) Paralelné spracovanie. Síťové úlohy sa rozložia na niekoľko samostatných podúloh pri využití priradenosti alebo umelého paraleлизmu.
- (b) Zreteľné spracovanie. Úloha sa rozloží na určitý počet samostatných podúloh, ktoré sa spracúvajú paralelne na viac počítačoch posluhujúcich kooperujúcich podprogramy. Jednotlivé kooperujúce podprogramy sa pridelené procesory, ktoré si navzájom postupujú nadzívyklesky na ďalšie spracovanie. Typickým príkladom je rozpoznanie obrazov s reálnou časom (napr. analýza signálov ECG, EEG a pod.), vhodná je aj kompliacie programov a pod.
- (c) Sieťové spracovanie. Jednotlivé počítače sú pridelené spesializované funkcie. Práce pravidelnú medzi spesializovanými počítačmi (napr. počítače pridelené určitým typom výpočtov, vstupno-výstupné procesory atď.). Do počítačovej

siete sa môžu pridať počítače so špeciálne riešenými technickými prostriedkami procesorov pre účely interpretácie vyšších programovacích jazykov (napr. LISP) alebo na spektrálnu analýzu pomocou rýchlej Fourierovej transformácie FFT.

- (d) Konvenčný multiprogramový režim práce. Mnohonásobne nezávislé programy sa pridelia názavislým procesorom alebo množinám procesorov, ktoré prenajú bežným multiprogramovým spôsobom.

Záverom treba uviesť, že počítačové siete priprávajúce rekonfigurovatelnosť možno výhodne realizovať pomocou zovšeobecneného zreteženia (pozri kap. 2.2.). Procesory siete sú zaradené do dvoch množín, podľa funkcií, ktoré vykonávajú. Jedna množina procesorov vytvára postupnosti (instrukcií, údajov) a druhá množina procesorov ich vykonáva resp. spracúva. Pomer počtu vykonávacích procesorov k počtu procesorov na vytváranie postupnosti je premenný a teda systém je vysoko adaptívny vzhľadom na meničie sa vonkajšie záťaženie. To znamená, že každý procesor môže pracovať raz ako procesor na vytváranie postupnosti, inakdy ako vykonávací procesor. Funkcia každého procesora je závislá od rozdelenia záťaži takým spôsobom, že systém je využívaný.

Každý vykonávací procesor pribuje ako výpočtový segment rekonfigurovatelného zreteženia. V dôsledku toho množina činnosti, ktoré možno v konfigurácii zreteženia vykonávať, sa dynamicky mení. Pre riešenie problémov pomocou zretežených konfigurácií je však potrebné vyuvinúť nové metódy výpočtov, algoritmy sekvenčovania atď.

Veľmi perspektívna je aj v budúcnosti zretežených sietí realizovaných pomocou mikroprocesorov najmä v dôsledku silného poklesu cien technických prostriedkov. V mikroprocesorovej sieti každý mikroprocesor má špecializovanú funkciu vyplývajúcu zo všeobecného principu zreteženia, ktorá sa realizuje prostredníctvom mikroprogramovania. V týchto sietach sa veľmi jednoducho realizuje princíp riedenej degradácie, čo umožňuje vytvárať spoločnosťné systémy s vysokou operačnou pohotovosťou (pozri kap. 5.).

5. Spôsobilostné multiprocesorové centralizované a distribuované výpočítacové systémy

Hlavný vplyv na spôsobilosť prvých počítačov mala nespôsobilosť súčiastok a vonkajšie hazardy logických obvodov najmä v dôsledku vysokého vývinu tepla. V súčasnosti, uvedený súčiastok sa zlepšila do tej miery, že jedna súčiastka môže realizovať úplný mikroprocesor pri minimálnom vývinu tepla. Hoci technické prostriedky na úrovni mikroprocesorov sa stali spôsobilosťou, celková spôsobilosť počítačových systémov sa znižila. Tento paradoxný jav vyplýva z toho, že súčasne sa podstatne zvýšila zložitosť technických a programových prostriedkov systémov. Pravdepodobnosť bezporuchovej činnosti systému v danom časovom intervale je určená súčinom pravdepodobnosti jednotlivých súčiastok, že v danom intervale netiyhajú. Čím je systém rozsiahlejší, tým je väčšia pravdepodobnosť jeho poruchy.

Okrem sníženia zložitosti počítačových systémov, existujú dve základné metódy zvýšenie spôsobilosti: (a) Testovanie systémov, (b) použitie ochranej nadbytočnosti. Metóda testovania výzaduje, aby systém bolo možné rozložiť na jednoduchšie podsystémy resp. moduly, ktoré súčasne možno testovať. Ochranná nadbytočnosť si ce neeliminuje poruchy systému, ale poskytuje odolnosť proti poruchám. Celkom nadbytočnosť technických prostriedkov je vylúčiť poruchy systému v dôsledku náhodných zlyhaní alebo obidenia paranej jednotky a prepnutím na záležnosť jednotky alebo prehľasovaním chybného výstupu inými výstupmi, o ktorých sa dá predpokladať, že sú správne. Iné formy nadbytočnosti sú: programová nadbytočnosť, obsahujúca špeciálne programy pre obnovovanie činnosti po poruche atď., časová nadbytočnosť založená na spekovaní prenosov a nako-nieco údajová nadbytočnosť (kontrolné súčty, spätné kopie - echo testy a pod.).

V zásade všetky spôsobilostné systémy možno rozdeliť do troch hlavných kategórií a to: HIPT - Spôsobilostný systém, v ktorom sa spôsobilosť zabezpečuje technickými prostriedkami, SIPT - Spôsobilostný systém zabezpečovaný programovými prostriedkami.

a hybridný spôsob, ktorý je kombináciou oboch predchádzajúcich.

Architektúry počítačových systémov zabezpečujúce spoločnosť technickými prostriedkami sa zakladajú na vnútropočítačovej alebo medzičítačovej nadbytočnosti. Vnútropočítačová nadbytočnosť, selektívna alebo masívna [11], v oboch prípadoch viedie k neštandardným riešeniam základných modulov počítača (nadbytočné logické obvody, detekčné a samoopravné kódy atď.). V súlade s rozvojom technológie je preto prirodzený prechod k medzičítačovej nadbytočnosti, ktorá umožňuje vytvárať spoločlivostné siete mini- a mikropočítačov zo štandardne vyrábaných počítačov. Tento prístup je zvlášt výhodný pre riadiace počítačové systémy pracujúce v reálnom čase. Systémové riešenie takýchto spoločlivostných počítačových systémov vyžaduje splnenie nasledujúcich požiadaviek:

Technické a programové prostriedky musia byť modulárne a segmentované tak, aby bolo možné kontrolovať medzimodulové prenosy. Systém musí byť odolný proti poruchám technických a chybám programových prostriedkov. Musí byť možnosť automatickej diagnostiky celého systému. Degradovateľnosť a rekonfigurovatelnosť systému musí umožňovať tolerovanie poruchy jednotlivých členov systému. Systém musí byť schopný dynamickej obnovy činnosti po poruche v rozsahu degradovaného podsystému.

Na riešenie mimoriadne dôležitých procesov, kde počítač nesmie vypadnúť ani na zlomok sekundy, používajú sa tzv. ultraspolahlivé počítačové systémy. Do tejto kategórie spadá napr. systém JPL - STAR (Self-Testing-and Repairing) [12], ktorý je vybavený automatickým obnovením činnosti po poruche niektorého jeho člena. Za účelom zistenia chýb sa pre inštrukcie a údaje používa detekčný kód. Decentralizácia činnosti systému umožňuje programovú lokalizáciu porúch. Náhrada porušených jednotiek a rekonfigurácia systému sa uskutočňuje spinaním napájajúcich zdrojov príslušných jednotiek.

Okrem uvedených spoločlivostných systémov existuje ďaleko ďalších riešení, ktoré sa pokúšajú spoločlivostný systém optimalizovať z toho-ktorého hľadiska. Spomenúť treba systémy SIPT a HIPT

ako: PRIME, S232, NECRA, ARMS, "A Three Failure Tolerant Computer System", ako aj už uvádzané multi-miniprocesorové systémy Compaq, ABPA a pod.

Technickými prostriedkami realizované spôsobilostné systémy HIFT pre svoje funkcie reštrukturalizácie, rekonfigurácie a riadenej degradácie využadujú rozsiahle možnosti prepínania zbernic mezi procesormi, posícanie a ostatnými pridelenými zariadeniami. Pri riešení architektúry týchto systémov treba proto venovať pozornosť zbernicovým štruktúram s vlastnosťou prepojovacím a paralelným sietiam. Riediaci signály využívajú štruktúru permutačnej siete tak, že z vstupných a z výstupných vedení sa nazájom prepojí požadovaným spôsobom. Maximálny počet možných prepojení je $n!$ a horná hranica potrebných riadiacich signálov je $\log_2(n!)$. Celkové možno konštatovať, že pre centralizované multiprocesorové systémy a spôsobilostné systémy HIFT je kardinálou otázkou výbereniej permutačnej siete, ktorá by zabezpečovala vysokú spôsobilosť a pri tom by bola ekonomicky účinná pri použití velkopločnej integrácie LSI. Použitie technológie LSI na realizáciu prepojovacích sietí vyžaduje, aby sieti boli inverzálne, minimálne a aby pri ich syntéze boli použité homogénne možnosti prepínacích prvkov.

6. Záver

Uvedený je prehľad architektúr perspektívnych počítačových systémov 4. generácie, ktoré vďaka rýchlemu rozvoju technológie velkopločných integrovaných obvodov LSI sú stávajú aktuálnymi predstavami prechádzajúcej generácie. Pre zložité vedecko-technické výpočty bude potrebné novejšej využívať veľké centralizované superpočítacie a rýchlosťmi 10^7 až 10^9 oper./s. Základom týchto systémov sú paralelné procesory (korečkové, maticové a societívne) alebo ich kombinácie.

Pri tomto smere sa budú vyrábať centralizované komplexy vytvorené kombináciou jednotiek minipočítačov resp. mikroprocesorov v ráme multi-minipočítačov resp. multi-mikroprocesorov. Pre širokú oblasť spracovania údajov sú výhodné distribuované systémy vytvorené z mini-resp. mikroprocesorov prepojených prenosovými kanálm. Riadenie procesov v reálnom čase a spracovanie údajov,

nepripustitejúce stratu údajov, vyžaduje použitie spôsobov správnych počítačových systémov.

V oblasti vysokojednotkových pamäti sa postupne prejde od dnešných dielostopových pamäti k magnetickým doménovým (bubblekovým) pamätiam bez pehelylivých mechanických časťí. Vstupy a výstupy počítačov budú viac prispôsobené vlastnostiam ľadu. Bude sa využívať klávesový resp. rečový vstup a výstup, strojopisný a ručopisný vstup a ďalšie.

Počítače zasiahnu do každej oblasti ľudského života. Najväčšou hľasom sú tieto, ktoré popri technológií formuje budúci vývoj počítačov, je cena programového vystrojenia. Aby bolo možné zvládnuť nedohľadajúce smerom k výške úlohy v oblasti programovania, bude potrebné radikálne zmieniť prístup k tvorbe programov. Dnešné debre vypracované súborov aplikáčnych programov využívané viacerými používateľmi sa nahradia technickými prostriedkami typu mikroprocesorov so štandardnými permanentnými pamäťami ROM. Tam, kde je potrebná veľká varieta programov, možno použiť mikroprocesory do určitej miery programovateľné. Používateľ, namiesto dociľového programovania v programovacom jazyku bude pomocou takýchto technicky realizovaných programov určovať funkcie, ktoré sa majú vykonávať, špecifikovaním modulov podľa katalógu a ich sekvenčovanie sa bude riadiť jednoduchým používateľským jazykom.

Pri technicky realizovaných programoch potreba programátorov a používateľov sa predko zníži. Avšak vloženie nových programov do technických prostriedkov počítačov bude vyžadovať viac úsilia na strane výrobcov technických modulov a tam bude umiestnaná aj väčšina programátorských komponent. Pri použití technicky realizovaných programových modulov bude možné značne znížiť riziko systémovej činnosti omezeniu takých položiek, ako sú operačné systémy, komplikátory jazykov, služobné podprogramy a pod., ktoré dnes predstavujú cca 50 % programovania u priemerného používateľa a približne 50 % strojového času stredných a veľkých počítačov.


Opačný trend k technicky realizovaným programom sú "programované" technické prostriedky počítačov. Za účelom zachovania existujúceho programového vystrojenia bude sa stavat počítače umožňu-

júce emuláciu súboru rôznych počítačových architektúr na úrovni mikroprogramovania. Týa sa podari zchrániť akumulovačné investície v už napisaných programoch. Všetky uvedené architektúry paralelných procesorov majú ešte pomerne veľa otvorených problémov, najmä v oblasti operačných systémov, programovacích jazykov a používateľských paralelných algoritmov, ktoré bude potrebné riešiť súbežne s vývojom systémových a technických prostriedkov.

Literatúra


- [1] von Neuman J.: Collected Work, New York, Macmillan 1963.
- [2] Holland, S.A. - C.J. Purcell: The CDC STAR-100: A Large Scale Network Oriented Computer System. Proc. IEEE Computer Conference, Sept. 1971, s.55-56.
- [3] Watson, W.J., R.M. Carr: Operational experiences with the TI Advanced Scientific Computer. National Computer Conference, 1974, s. 389-396.
- [4] Iverson, K.E.: A Programming Language. New York, London, Sydney, J. Wiley Inc. 1962.
- [5] Slotnick, D.L., W.C. Barok, R.C. McReynolds: "The SOLOMON Computer", AFIPS Proc. FJCC 1962, Vol. 22, s. 97-107.
- [6] Barnes, J.H., R.M.Brown, M.Kato, D.J. Knuck, D.L. Slotnick, R.A. Stokes: The ILLIAC IV. Computer, IEEE Transactions on Computers, C-17, No. 8, August 1968, s. 746-757.
- [7] Rudolph, J.A., L.C. Palmer a W.C. Meilander: The coming of age of the associative processor. Electronics 1971, Febr. 15, s. 91-95.

- [8] Heart, F.B., S.M. Ornstein, W.R. Crowther a W.B. Earkes:
 A new minicomputer/multiprocessor for the ARPA network. National Computer Conf. 1973,
 s. 529-537.
- [9] Sharma, R.L., J.C. Shan, M.T. El-Bardai a K.K.Sharma:
 C-System: multiprocessor network architecture.
 In: Information Processing 74, Amsterdam,
 North-Holland Publishing Co. 1974, s. 19-23.
- [10] Wulf, W.A. a C.G. Bell: C.mmp-A multi-mini-processor.
 Proc. Fall Joint Computer Conf. 1972,
 s. 765-777.
- [11] Plander, I.: The reliability of a hierachic multi-computer system for real time direct industrial process control. In: Proc. Congress IFIP 71 Ljubljana 1971, Amsterdam, North-Holland Publishing Co. 1972, s. 1168-1173.
- [12] Arzienis, A. et al.: The STAR (Self-Testing-And-Repairing) Computer: An investigation of the theory and practice of fault-tolerant computer design. IEEE Trans. on Computers, Vol. C-20, 1971, Nov. s. 1312-1321.




Obr. 11


Štruktúra distribuovanej počítačovej siete




Hlavné druhy procesorov (a) Sériový procesor,
(b) zreteľazeny procesor, (c) maticový procesor,
(d) multiprocesor



Bloková schéma všeobecného zreteľazenia




Obr. 3 . . . Delenie pomocou zretazenia na subsystémovej úrovni



Obr. 4 Opakovane dynamické zretazenie aritmetických jednotiek TI-ABC




Obr. 5 Zretazenie na systémovej úrovni



EEP - Elementárny operačor prvek

Obr. 6


Symbolické zobrazenie maticového procesora




*PE_j - ELEMENTÁRNY PROCESOR j,
M_{ij} - matr. i,j*

Obr. 7


Jeden kvadrant matice počítača ILLIAC IV



Obr. 8 Blöková schéma asociatívneho maticového procesora



Obr. 9 Modul elementárnych procesorov PE asociatívneho procesora STARAN



Obr. 10 Ortogonálny maticový procesor s ortogonálnou pamäťou